2026年9月10日
IT之家 10 月 13 日消息，随着人工智能的普及，数据中心性能瓶颈已转移至内存与存储层。SK 海力士于 10 月 12 日正式发布“H-TPU（海力士事务处理单元）”架构，该架构依据功能拆分处理器，旨在最大化效率，突破传统通用中央处理器（CPU）在功耗和面积方面的局限。
SK 海力士 SoC 设计副总裁 구인재 于 10 月 12 日在韩国仁川松岛的 ISOCC 2026 会议上发表主题演讲，指出 AI 数据中心面临的结构性限制。他表示：“尽管每一代 GPU 性能和 PCIe 带宽均实现翻倍，但 SSD 控制器内部的通用 CPU 频率与控制能力已达上限。”
他认为，传统单一 CPU 架构难以应对存储控制所需的数百项细致功能。过去，CPU 核心仅专注于性能提升，却导致了严重的功耗浪费与不可预测的流水线延迟。
为应对这些 CPU 限制，SK 海力士推出自主研发的超轻量事务专用处理器“H-TPU”作为解决方案。
H-TPU 并非用于 AI 计算的张量加速器，而是一个可编程处理器，专门用于管控 SSD 数据平面及处理事务。其核心方法在于拆解控制功能，将处理器划分为功能单元，并分布至数十个小型 TPU 集群中，取代对单一庞大通用 CPU 的依赖。
구인재 解释道：“H-TPU 采用简化的四级流水线，取消了超标量和非顺序执行设备，其占用面积仅为通用 CPU 核心的 1/25（约占总体 CPU 面积的 4%），功耗仅约为 1/25%（约 2.5%）。”
他补充道：“仅与特定任务（如写入）相关的功能模块会运行，未使用的模块则切换至最低功耗模式，从而显著降低整个控制器的功耗。”
SK 海力士计划将 H-TPU 技术应用于其各类 NAND 存储器产品线，包括下一代企业级固态硬盘（eSSD）控制器。此后，该技术将被用于下一代 AI 存储架构“Storage Next”。
此外，SK 海力士预计，围绕 H-TPU 的控制器创新将与明年发布的新一代高带宽闪存“HBF（高带宽闪存）”结合，产生强大的协同效应。
评论与讨论